这些都是有可能的，就算强行找原因，也没有太大的意义。
忙忙碌碌，花费半个月时间，终于找到了原因，最后有什么收获吗？
没有，只是单纯的浪费了半个月的时间罢了。
实验室中，许秋和和莫文琳两人一边工作，一边闲聊着。
直到韩嘉莹进入实验室，号称：“我写文章写的有些累了，过来随便看看。”
两人这才停下了交流，各奔东西。
莫文琳转身离开，说道：“我回去写文章啦。”
于是，许秋换了一个聊天的对象，他一边和学妹侃大山，一边制备器件。
旋涂氧化锌，作为第一层传输层；
旋涂PFN-Br，作为第二层传输层；
旋涂不同厚度的J4:PCBM:IDIC-M，作为底电池有效层；
旋涂M-PEDOT，作为第三层传输层；
旋涂氧化锌，作为第四层传输层；
旋涂不同厚度的PCE10:IEICO-4F，作为顶电池有效层；
蒸镀三氧化钼，作为第五层传输层；
蒸镀银，作为电极。
这是之前经过优化后得到的最佳加工工艺，许秋直接套用过来。
毕竟现在只是将IDIC-4F更换为IDIC-M，传输层方面的加工工艺大概率不会存在很大的差异。
一直忙活到晚上十点多，许秋终于完成了新的一批IDIC-M体系叠层器件的制备与性能测试，最高效率达到了14.67%。
同时，模拟实验中的IDIC-M体系的初步摸索结果也出来了，最高是14.97%，还有不小的上升空间。
而IDIC-4F体系的结果，经过这些天的多次优化，目前已经达到了15.32%，上升空间并不大。
虽然这批IDIC-M体系的叠层器件效率，暂时没有IDIC-4F体系的高，但许秋也不是很在意。
他本来也不指望只靠制备一次器件就实现效率突破，这次尝试，主要是为了验证自己的思路有没有问题。
现在仅仅是初步尝试，IDIC-M的体系就已经做出了与IDIC-4F相当的器件效率，说明当前优化的思路大概率是正确的。
也就是说，有很大的几率能把叠层器件效率上限，再往上提升一些，或许能够达到15.5%以上。
至于能不能上16%，这就要看运气了。
完成了现实中的初次尝试，剩下的工作，许秋主要还是打算交由模拟实验室进行大范围的摸索。
因为相较于普通的单结器件，双终端法制备的叠层器件在优化时的工作量翻倍都不止，有系统的帮忙可以省下不少时间。
具体来说，在单结电池中，只有唯一的有效层，只需要优化一个有效层的膜厚，摸索范围通常在80-150纳米之间。
而且对于绝大多数的有机光伏体系，把有效层的膜厚做到100纳米左右，就算偏离了最佳膜厚，通常也能达到最佳膜厚效率的90%。
如果不是冲刺效率的工作，可以做的不那么精细。
而双终端法制备的叠层器件，有两个有效层，需要同步优化两个膜厚。
两个膜厚就是双倍……不，是相乘的“快乐”。
不仅如此，摸索的范围也更大，底电池一般要从50纳米做到300纳米，顶电池要从50纳米做到200纳米。
以底电池膜厚50-300纳米，顶电池膜厚50-200纳米为例。
就算是以非常低的精度，比如50纳米为间隔进行摸索，也需要做6*4=24组器件。
这么低的精度，在冲刺高效率的时候，显然是行不通的。
因为有时候膜厚差10纳米，效率可能就会偏差0.3%、0.5%。
那么选择高精度，比如10纳米为间隔进行摸索，就需要做26*16=416组器件。
现实中，要是做416种条件得累死，一个月都不一定能做出来。
折中的选择，以20纳米为间隔的话，也需要11*9=99组器件，保守估计也得爆肝一周才能完成。
这或许是叠层器件做的人比较少的原因，不仅加工工艺的门槛比较高，还费事。
而把这些优化放在模拟实验系统中进行，就相对简单一些，可能两三天就能完成现实中一个月的工作量。
但同样，对叠层器件进行性能摸索的时间消耗，也是远超之前单结器件的。
这便是许秋之前确定了以IDIC-4F、IEICO-4F为体系做叠层器件后，一直没有轻易更换有效层材料的原因。
毕竟每换一个体系，都需要从头摸索一遍，消耗的时间成本会非常的高，何况那个时候，主要在优化传输层的结构，如果换了新的有效层体系，参照物就变了。
总的来说，做叠层器件的时候，需要构建一个叠层器件阵列，一边是底电池有效层的厚度，另一边是顶电池有效层的厚度。
许秋在阅读YangYang课题组发表的叠层器件文章的时候，看到他们将这个阵列表现为一个二维图谱，横坐标是顶电池有效层的厚度，纵坐标是底电池有效层的厚度，中间用颜色和等效率线标注出对应坐标点的器件效率。
此外，YangYang他们还绘制了一些关于叠层器件效率的理论分析图谱。
这些图谱非常的直观，许秋决定同样将类似的方法应用在自己之后的文章当中。
小主，这个章节后面还有哦^.^，请点击下一页继续阅读，后面更精彩！
喜欢我有科研辅助系统请大家收藏：(www.twxs8.org)我有科研辅助系统推文小说更新速度全网最快。